Notícia

Uma tecnologia pode tornar-se conhecida de um campo profissional relativamente estreito. Há umas razões históricas e é igualmente inseparável da promoção de empresas famosas. É Apple que traz o sorvo ao público, e o empacotamento avançado pode atrair atenção do público difundida. Porque TSMC (TSMC).
Apple disse que meu i olha usos sorver a tecnologia, e o sorvo foi de conhecimento geral desde então; TSMC disse que além do que tecnologia avançada, eu igualmente quero contratar em empacotamento avançado, e o empacotamento avançado foi mencionado pela indústria como tendo o mesmo estado importante que tecnologia avançada.
imagem
Nos últimos anos, as tecnologias de empacotamento avançadas continuaram a emergir, e os termos novos igualmente emergiram um após o outro, fazendo a povos um brilho pequeno. Presentemente, há pelo menos umas dúzias dos nomes empacotar-relacionados avançados que podem ser alistados.
Por exemplo: Pacote da escala de WLP (pacote do nível da bolacha), de FIWLP (Fã-no pacote do nível da bolacha), de FOWLP (pacote do nível da bolacha do fã-Para fora), de eWLB (encaixou a disposição de BallGrid do nível da bolacha), de CSP (Chip Scale Package), de WLCSP (microplaqueta do nível da bolacha)), vaca (microplaqueta na bolacha), wow (bolacha na bolacha), FOPLP (pacote), informação do nível do painel do fã-Para fora (fã-Para fora integrado), CoWoS (Microplaqueta-em-Bolacha-em-carcaça), HBM (memória alta), HMC da largura de banda (MemoryCube híbrido), Largo-IO (entrada/saída largo), EMIB (ponte encaixada), Foveros de Interconect do Multi-dado, Co-EMIB, ODI (interconexão Omni-direcional), 3D IC, SoIC, o X-cubo… etc.… estes são tudo tecnologias de empacotamento avançadas.
Como distinguir e compreender estes tecnologias de empacotamento avançadas do brilho? Este é o que este artigo dirá ao leitor.
Antes de mais nada, a fim facilitar a distinção, nós dividimos empacotamento avançado em duas categorias:① Tecnologia de empacotamento avançada baseada na extensão plana XY, principalmente com RDL para a extensão e a interconexão do sinal; A tecnologia de empacotamento avançada do ② baseada na extensão da Z-linha central, principalmente com TSV executa a extensão e a interconexão do sinal.

Tecnologia de empacotamento avançada baseada na extensão plana XY
O plano XY aqui refere o plano XY da bolacha ou da microplaqueta. A característica distintiva deste tipo de pacote é que não há nenhum TSV através do silicone através de. O método ou a tecnologia da extensão do sinal são realizados principalmente pela camada de RDL. Geralmente não há nenhuma carcaça, e a fiação de RDL é unida ao corpo do silicone da microplaqueta, ou unida a moldar. Porque o produto final do pacote não tem uma carcaça, este tipo de pacote é relativamente fino e é atualmente amplamente utilizado em telefones espertos.

1. FOWLP

FOWLP (pacote nivelado da bolacha do fã-para fora) é um tipo de WLP (pacote nivelado da bolacha), assim que nós precisa de compreender primeiramente o pacote do nível da bolacha de WLP.
Antes do advento da tecnologia de WLP, as etapas de empacotamento tradicionais do processo foram realizadas principalmente após ter cortado e ter cortado o dado. A bolacha foi cortada em primeiro lugar e empacotada então em vários formulários.

WLP saiu por volta de 2000. Há dois tipos: Fã-em (fã-em) e fã-Para fora (fã-para fora). O empacotamento nivelado da bolacha de WLP é diferente do empacotamento tradicional. No processo de empacotamento, a maioria dos processos estão corretos. A bolacha é operada, isto é, o empacotamento total (empacotamento) está executado na bolacha, e no corte em cubos é executado depois que o empacotamento é terminado.
Desde que o corte em cubos é executado depois que o empacotamento é terminado, o tamanho empacotado da microplaqueta é quase o mesmo que aquele da microplaqueta desencapada, assim que é chamado igualmente CSP (Chip Scale Package) ou WLCSP (nível Chip Scale Packaging da bolacha). Este tipo de pacote conforma-se aos produtos de consumo. A tendência do mercado dos produtos eletrônicos que são capacidade e indutância claras, pequenas, curtos e finas, parasíticas é relativamente pequena, e têm as vantagens do baixo custo e da boa dissipação de calor.
No início, WLP adota na maior parte Fã-no tipo, que pode ser chamado Fã-em WLP ou em FIWLP, que são usados principalmente nas microplaquetas com uma área pequena e um pequeno número de pinos.

Com a melhoria da tecnologia de IC, os psiquiatras da área da microplaqueta, e a área da microplaqueta não podem acomodar bastante pinos. Consequentemente, o formulário do pacote do fã-Para fora WLP, igualmente conhecido como FOWLP, é derivado, que realiza o uso completo de RDL fora da área da microplaqueta fazer conexões. Obtenha mais pinos.

FOWLP, porque RDL e a colisão devem ser conduzida para fora à periferia da microplaqueta desencapada, é necessário a cortar a bolacha desencapada da microplaqueta primeiramente, e então reconfigura a microplaqueta desencapada independente no processo da bolacha, e nesta base, com o processo de grupo e metaliza as interconexões da fiação para formar o pacote final. O processo de empacotamento de FOWLP é mostrado na figura abaixo.

FOWLP é apoiado por muitas empresas, e as empresas diferentes têm métodos de nomeação diferentes. A seguinte figura mostra o FOWLP fornecido por empresas principais.

Em se é Fã-ou fã-para fora, a conexão entre o empacotamento do bolacha-nível de WLP e o PWB é sob a forma da aleta-microplaqueta, e o lado ativo da microplaqueta enfrenta a placa de circuito impresso, que pode conseguir o trajeto elétrico o mais curto, que igualmente garante uma velocidade mais alta e uns efeitos menos parasíticos. Por outro lado, devido ao uso do grupo que empacota, a bolacha inteira pode ser empacotada de uma vez, e a redução de custo é uma outra força motriz para o empacotamento do bolacha-nível.
2. INFORMAÇÃO
A informação (fã-para fora integrado) é uma tecnologia de empacotamento avançada de FOWLP desenvolvida por TSMC em 2017. É uma integração no processo de FOWLP, que pode ser compreendido como a integração de processos múltiplos do fã-Para fora da microplaqueta, quando FOWLP focalizar no fã - processo para fora de empacotamento próprio.
A informação deu o espaço para a integração das microplaquetas múltiplas, que podem ser aplicadas ao empacotamento da radiofrequência e de microplaquetas sem fio, ao empacotamento dos processadores e às microplaquetas da banda de base, e o empacotamento de processadores de gráficos e de microplaquetas da rede. A figura abaixo é um diagrama da comparação de FIWLP, de FOWLP e de informação.

O processador do iPhone de Apple foi produzido sempre por Samsung nos primeiros anos, mas TSMC partiu do A11 de Apple e tomou ordens para duas gerações de processadores do iPhone um após o outro. Conecte, reduza a espessura, acima o espaço valioso livre para baterias ou outras peças.
Apple começou a informação empacotar do iPhone 7, e continuará a usá-lo no futuro. o iPhone 8, iPhone X, incluindo outros tipos dos telefones celulares no futuro igualmente começará a usar esta tecnologia. A adição de Apple e de TSMC mudou o estado da aplicação da tecnologia de FOWLP, que permitirá o mercado de aceitar gradualmente e aplicar geralmente a tecnologia de empacotamento de FOWLP (informação).
3. FOPLP
O pacote do nível do painel de FOPLP (pacote nivelado do painel do fã-para fora) tira nas ideias e na tecnologia de FOWLP, mas nos usos um painel maior, assim que pode produzir os produtos empacotados que são diversas vezes o tamanho de microplaquetas da bolacha de silicone de 300 milímetros.
A tecnologia de FOPLP é uma extensão da tecnologia de FOWLP. O processo do fã-Para fora é executado em uma placa quadrada maior do portador, assim que é chamado tecnologia de empacotamento de FOPLP. Sua placa do portador do painel pode ser uma placa do portador do PWB ou uma placa de vidro do portador para os painéis de cristal líquidos.
Presentemente, FOPLP usa um portador do PWB tal como as polegadas 24×18 (610×457mm), e sua área é aproximadamente 4 vezes que de uma bolacha de silicone de 300 milímetros. Consequentemente, pode simplesmente ser considerada como um único processo, que possa ser medido. Produza os produtos de empacotamento avançados que são 4 vezes o tamanho de bolachas de silicone de 300 milímetros.
Como o processo de FOWLP, a tecnologia de FOPLP pode integrar o processo pre- e da cargo-capsulagem, que pode ser considerado como um único processo de empacotamento, assim que pode extremamente reduzir os custos de produção e de materiais. A figura abaixo mostra a comparação entre FOWLP e FOPLP.

FOPLP usa a tecnologia de produção do PWB para a produção de RDL. Sua linha largura e entrelinha são atualmente maiores do que 10um. O equipamento de SMT é usado para montar microplaquetas e componentes passivos. Desde que sua área do painel é muito maior do que a área da bolacha, pode ser usada empacota uma vez mais produtos. Comparado com o FOWLP, FOPLP tem uma vantagem maior do custo. Presentemente, as empresas de empacotamento globais principais que incluem Samsung Electronics e ASE estão investindo ativamente na tecnologia de processamento de FOPLP.
4. EMIB
A tecnologia de empacotamento avançada de EMIB (ponte encaixada da interconexão do Multi-dado) da ponte encaixada da interconexão do multi-dado é proposta e aplicada ativamente por Intel. Ao contrário dos três pacotes avançados descritos acima, EMIB é um tipo pacote da carcaça, porque EMIB faz não TSV consequentemente é dividido igualmente em tecnologia de empacotamento avançada baseada na extensão plana XY.
O conceito de EMIB é similar ao pacote 2.5D baseado em um pino intermediário do silicone, que seja uma interconexão local do alto densidade através do silicone. Comparado com o pacote 2,5 tradicional, porque não há nenhum TSV, a tecnologia de EMIB tem as vantagens do rendimento normal do pacote, de nenhum processo adicional e do projeto simples.
As microplaquetas do SoC, o processador central, GPU, o controlador da memória e o controlador tradicionais do IO podem somente ser fabricados usando um processo. Usando a tecnologia de EMIB, o processador central e GPU têm exigências altas do processo, e podem usar 10nm o processo, unidade do IO, a unidade de uma comunicação pode usar o processo 14nm, a peça da memória pode usar o processo 22nm, e EMIB avançou a tecnologia de empacotamento pode integrar três processos diferentes em um um processador. A figura abaixo é um diagrama esquemático de EMIB.

Comparado com o pino intermediário do silicone (pino intermediário), a área do chip de silicone de EMIB é menor, mais flexível e mais econômica. A tecnologia de empacotamento de EMIB pode processador central do pacote, IO, GPU e mesmo FPGA, AI e outras microplaquetas junto de acordo com necessidades, e pode empacotar microplaquetas de processos diferentes tais como 10nm, 14nm, 22nm, etc. junto em uma única microplaqueta, adaptando-se às necessidades de negócio flexível.

Com o método de EMIB, a plataforma de KBL-G integra processadores de Intel Core e AMD Radeon RX Vega M GPUs, e tem ao mesmo tempo a potência informática poderosa de processadores de Intel e das capacidades excelentes dos gráficos de AMD GPUs, assim como uma experiência excelente da dissipação de calor. Esta microplaqueta criou a história e trouxe a experiência do produto a um nível novo.

Tecnologia de empacotamento avançada baseada na extensão da Z-linha central
A tecnologia de empacotamento avançada baseada na extensão da Z-linha central é principalmente para a extensão e a interconexão do sinal com TSV. TSV pode ser dividido em 2.5D TSV e em 3D TSV. Com a tecnologia de TSV, as microplaquetas múltiplas podem verticalmente ser empilhadas e interconectado.
Na tecnologia de 3D TSV, as microplaquetas são muito próximas entre si, assim que o atraso será menos. Além, a gordura do comprimento da interconexão pode reduzir efeitos parasíticos relacionados e fazer a corrida do dispositivo em uma frequência mais alta, que traduza na melhoria do desempenho e maior o grau de redução de custo.
A tecnologia de TSV é a tecnologia chave do empacotamento tridimensional, incluindo fabricantes integrados semicondutor, fundições da fabricação do circuito integrado, fundições de empacotamento, colaboradores da tecnologia emergente, universidades e institutos de pesquisa, e as alianças da tecnologia e outras instituições de pesquisa realizaram muitos aspectos do processo de TSV. Investigação e desenvolvimento.
Além, os leitores precisam de notar que embora a tecnologia de empacotamento avançada baseada na extensão da Z-linha central utilização principal TSV para a extensão e a interconexão do sinal, RDL são igualmente indispensáveis. Por exemplo, se o TSVs das microplaquetas superiores e mais baixas não pode ser alinhado, precisam de passar RDL executam a interconexão local.
5. CoWoS
CoWoS (Microplaqueta-em-Bolacha-em-carcaça) é uma tecnologia de empacotamento 2.5D lançada por TSMC. CoWoS é empacotar a microplaqueta em um pino intermediário do silicone (pino intermediário), e a fiação do alto densidade do uso no pino intermediário do silicone para a interconexão. Conecte-o, e instale- então na carcaça do pacote, segundo as indicações da figura abaixo.

CoWoS e a informação acima mencionada vêm de TSMC. CoWoS tem um pino intermediário do silicone, mas a informação não faz. CoWoS é visado o mercado da parte alta, e o número de conexões e de tamanho do pacote é relativamente grande. A informação visa o mercado eficaz na redução de custos, com tamanhos do pacote menor e menos conexões.
TSMC começou a produção em massa de CoWoS em 2012. Com esta tecnologia, as microplaquetas múltiplas são empacotadas junto, e com a interconexão do alto densidade do pino intermediário do silicone, conseguiu o efeito do tamanho do pacote pequeno, do elevado desempenho, do consumo da baixa potência, e dos menos pinos.
A tecnologia de CoWoS é amplamente utilizada. O GP100 de Nvidia e a microplaqueta TPU2.0 de Google atrás de AlphaGo que derrotou KE Jie todo para usar a tecnologia de CoWoS. A inteligência artificial AI é igualmente atrás da contribuição de CoWoS. Presentemente, CoWoS foi apoiado por fabricantes de microplaqueta da parte alta tais como NVIDIA, AMD, Google, XilinX, e Huawei HiSilicon.
6. HBM
Memória alta da largura de banda de HBM (memória alta da largura de banda), principalmente para o mercado da placa gráfica da parte alta. Os usos 3D TSV de HBM e as tecnologias de 2.5D TSV empilhar junto chip de memória múltiplos com 3D TSV, e usam a tecnologia de 2.5D TSV para interconectar chip de memória empilhados e GPUs na placa do portador. A figura abaixo mostra um diagrama esquemático da tecnologia de HBM.

HBM tem atualmente três versões, a saber HBM, HBM2 e HBM2E, com larguras de banda de 128 GBps/pilha, de 256 GBps/pilha e de 307 GBps/pilha respectivamente. O HBM3 o mais atrasado é ainda em desenvolvimento.
AMD, NVIDIA e de HBM de Hynix padrão principal, AMD usaram primeiramente o padrão de HBM em suas placas gráficas da capitânia, com uma largura de banda da memória video de até 512 GBps, e NVIDIA seguiu proximamente, usando o padrão de HBM para conseguir 1TBps da largura de banda da memória video. Comparado com o DDR5, o desempenho de HBM é melhorado em mais de 3 vezes, mas o consumo de potência é reduzido por 50%.
7. HMC
O cubo híbrido do armazenamento de HMC (cubo híbrido da memória), seu padrão é promovido principalmente pelo mícron, o mercado-alvo é o mercado do servidor da parte alta, especialmente para a arquitetura do multiprocessador. HMC usa microplaquetas de GOLE empilhadas para conseguir a maior largura de banda da memória. Além, HMC integra o controlador da memória (controlador da memória) no pacote da pilha da GOLE com a tecnologia de integração de 3D TSV. A seguinte figura mostra o diagrama esquemático da tecnologia de HMC.

Comparando HBM e HMC, pode-se ver que os dois são muito similares. Empilhe microplaquetas de GOLE e interconecte-as com 3D TSV, e há microplaquetas do controle de lógica sob ele. A diferença entre os dois é que HBM está interconectado com o pino intermediário e o GPU, quando HMC for instalado diretamente na carcaça, faltando o pino intermediário e o 2.5D TSV no meio.
Na pilha de HMC, o diâmetro do 3D TSV é sobre 5-6um, e o número excede 2000+. As microplaquetas de GOLE são diluídas geralmente a 50um, e as microplaquetas são conectadas por um 20um MicroBump.
No passado, os controladores da memória foram construídos nos processadores, assim em servidores da parte alta, quando um grande número módulos da memória precisam de ser usados, o projeto do controlador da memória são muito complicados. Agora que o controlador da memória é integrado no módulo da memória, o projeto do controlador da memória está simplificado extremamente. Além, HMC usa uma relação de série de alta velocidade (SerDes) para executar uma relação de alta velocidade, que seja apropriada para as situações onde o processador e a memória estão longe.
8. Largo-IO
(Entrada/saída largo) a tecnologia de faixa larga da entrada Largo-IO e da saída é promovida principalmente por Samsung. Alcançou a segunda geração. Pode conseguir uma largura da relação da memória até de 512bit. A frequência de funcionamento da relação da memória pode alcançar até 1GHz, e a largura de banda total da memória pode alcançar 68GBps. É duas vezes a largura de banda da relação DDR4 (34GBps).
O Largo-IO é realizado empilhando o chip de memória na microplaqueta de lógica, e o chip de memória é conectado à microplaqueta e à carcaça de lógica com 3D TSV, segundo as indicações da figura abaixo.

O Largo-IO tem as vantagens do pacote do empilhamento vertical da arquitetura de TSV, que pode ajudar a criar o armazenamento móvel com ambas as características da velocidade, da capacidade e do poder encontrar as necessidades de dispositivos móveis tais como smartphones, tabuletas, e consoles handheld do jogo. Seu mercado-alvo principal é os dispositivos móveis que exigem o consumo da baixa potência.
9. Foveros
Além do que o EMIB que o empacotamento avançado descreveu mais cedo, Intel igualmente introduziu a tecnologia a bordo ativa de Foveros. Na introdução técnica de Intel, Foveros é chamado 3D cara a cara Chip Stack para a integração heterogênea, uma pilha heterogênea frente a frente tridimensional da microplaqueta da integração.
A diferença entre EMIB e Foveros é que o anterior é uma 2D tecnologia de empacotamento, quando o último for uma tecnologia de empacotamento empilhada 3D. Comparado com o 2D EMIB que empacota, Foveros é mais apropriado para produtos do pequeno-tamanho ou produtos com exigências da largura de banda de uma memória mais alta. De fato, EMIB e Foveros têm pouca diferença no desempenho e nas funções da microplaqueta. Ambas as microplaquetas de especificações e de funções diferentes são integradas para jogar papéis diferentes. Contudo, em termos do consumo do volume e da potência, as vantagens do empilhamento de Foveros 3D emergiram. O poder dos dados transmitidos por Foveros pelo bocado é muito baixo. A tecnologia de Foveros tem que tratar a redução do passo da colisão, o aumento da densidade e a microplaqueta que empilha a tecnologia.
A seguinte figura mostra o diagrama esquemático da tecnologia de empacotamento de Foveros 3D.

O primeiro Foveros 3D empilhou a microplaqueta LakeField do cartão-matriz do projeto, integra um processador do lago ice 10nm e um núcleo 22nm, com funções completas do PC, mas o tamanho é somente alguns centavos.
Embora Foveros seja uma tecnologia de empacotamento 3D mais avançada, não é um substituto para EMIB. Intel combinará os dois na fabricação subsequente.
10. Co-EMIB (Foveros + EMIB)
O Co-EMIB é um complexo de EMIB e de Foveros. EMIB é principalmente responsável para a conexão horizontal, de modo que as microplaquetas de núcleos diferentes sejam emendadas junto como um enigma, quando Foveros for uma pilha vertical, apenas como uma construção alta. Cada assoalho pode ter projetos diferentes completos, tais como um gym no primeiro andar, em um prédio de escritórios no segundo andar, e em um apartamento no terceiro assoalho.
A tecnologia de empacotamento que combina EMIB e Foveros é chamada o Co-EMIB, que é um método de fabricação mais flexível da microplaqueta que permita que as microplaquetas continuem a ser emendadas horizontalmente ao ser empilhado. Consequentemente, esta tecnologia pode emendar microplaquetas múltiplas de 3D Foveros junto com EMIB para criar um sistema maior da microplaqueta. A figura abaixo é um diagrama esquemático da tecnologia Co-EMIB.

A tecnologia de empacotamento Co-EMIB pode fornecer o desempenho comparável àquele de uma única microplaqueta. A chave a conseguir esta tecnologia é tecnologia omni-direcional da interconexão de ODI (interconexão Omni-direcional). ODI tem dois tipos diferentes. Além do que tipos de conexão do elevador em assoalhos diferentes, há igualmente uns acercamentos que conectam estruturas tridimensionais diferentes, assim como interlayers entre assoalhos, de modo que as combinações diferentes da microplaqueta possam ter a flexibilidade extremamente alta. A tecnologia de empacotamento de ODI permite que as microplaquetas sejam interconectadas horizontalmente e verticalmente.

O Co-EMIB usa um novo 3D + 2D método de empacotamento para transformar o projeto de microplaqueta que pensa de um enigma liso no passado a uma pilha da madeira. Consequentemente, além do que arquiteturas de computação novas revolucionárias tais como a computação de quantum, CO-EMIB pode ser dito manter e continuar as melhores práticas da arquitetura e da ecologia de computação existentes.
11. SoIC

SoIC, igualmente conhecido como TSMC-SoIC, é uma nova tecnologia proposta por TSMC-Sistema-em-Integrar-microplaquetas. Espera-se que a tecnologia do SoIC de TSMC estará produzida em massa em 2021.
Que é exatamente SoIC? O SoIC assim chamado é uma multi-microplaqueta inovativa que empilha a tecnologia que pode executar a integração do bolacha-nível para processos abaixo de 10 nanômetros. A característica a mais distintiva desta tecnologia é a estrutura da ligação da nenhum-colisão, assim que tem uma densidade mais alta da integração e um desempenho de corrida melhor.
SoIC inclui dois formulários técnicos: Vaca (Microplaqueta-em-bolacha) e wow (Bolacha-em-bolacha). Da descrição de TSMC, SoIC é uma ligação direta da bolacha-à-bolacha do wow ou a tecnologia da ligação da microplaqueta-à-bolacha da vaca pertence à tecnologia da parte frontal 3D (FE 3D), quando a informação acima mencionada e CoWoS pertence à tecnologia 3D no final do processo (SEJA 3D). TSMC e Siemens EDA (mentor) colaboraram na tecnologia de SoIC e lançaram ferramentas relacionadas do projeto e da verificação.
A figura abaixo é uma comparação de 3D IC e de integração de SoIC.

Especificamente, o processo de manufatura de SoIC e 3D IC são um tanto similares. A chave de SoIC é realizar uma estrutura da junção sem colisões, e a densidade de seu TSV é mais alta do que aquela de 3D tradicional IC, que pode ser realizado diretamente por TSV extremamente pequeno. A interconexão entre camadas de microplaquetas. A figura acima mostra a comparação da densidade de TSV e do tamanho da colisão entre 3D IC e SoIC. Pode-se ver que a densidade de TSV de SoIC é muito mais alta do que aquela de 3D IC. Ao mesmo tempo, a interconexão entre suas microplaquetas igualmente adota a tecnologia de ligamento direta da nenhum-colisão. O passo da microplaqueta é menor e a densidade da integração é mais alta. Consequentemente, seus produtos são igualmente melhores do que os tradicionais. 3D IC tem uma densidade funcional mais alta.
12. X-cubo
O X-cubo (prolongado-cubo) é uma tecnologia integrada 3D anunciada por Samsung que pode acomodar mais memória em um espaço menor e encurtar a distância do sinal entre unidades.
O X-cubo é usado nos processos que exigem o elevado desempenho e a largura de banda, tal como 5G, dispositivos artificiais de inteligência, wearable ou móveis, e nas aplicações que exigem a potência informática alta. O X-cubo usa a tecnologia de TSV para empilhar SRAM sobre a unidade da lógica, que pode acomodar mais memória em um espaço menor.
Pode-se ver do diagrama da exposição da tecnologia do X-cubo que, ao contrário do 2D empacotamento paralelo precedente de microplaquetas múltiplas, o pacote do   3D do X-cubo permite que as microplaquetas múltiplas sejam empilhadas e empacotadas, fazendo a estrutura terminada da microplaqueta mais compacta. A tecnologia de TSV é usada para conectar as microplaquetas, que reduz o consumo de potência ao aumentar a taxa de transmissão. A tecnologia será aplicada ao 5G pioneiro, AI, AR, HPC, microplaquetas móveis, VR e outros campos.

A tecnologia do X-cubo encurta extremamente a distância de transmissão entre microplaquetas, velocidade do sinal da transmissão de dados dos aumentos, reduz o consumo de potência, e pode personalizar a largura de banda e a densidade da memória de acordo com necessidades do cliente. Presentemente, a tecnologia do X-cubo pode já apoiar os processos 7nm e 5nm. Samsung continuará a cooperar com as empresas globais do semicondutor para distribuir esta tecnologia em uma nova geração de microplaquetas de capacidade elevada.
A conclusão avançou a tecnologia de empacotamento
Neste artigo, nós descrevemos os 12 que a maioria de grosso da população avançou tecnologias de empacotamento hoje. A seguinte tabela é uma comparação horizontal destas tecnologias de empacotamento avançadas do grosso da população.

Da comparação, nós podemos ver que a emergência e o desenvolvimento rápido de empacotamento avançado se realizam principalmente nos 10 anos passados. Sua tecnologia de integração inclui principalmente o 2D, 2.5D, 3D, 3D+2D, 3D+2.5D, e sua densidade da função é igualmente baixa. , Médio, alto, e extremamente alto. As áreas de aplicação incluem 5G, AI, dispositivos wearable, dispositivos móveis, servidores de capacidade elevada, informática de alto rendimento, gráficos de capacidade elevada e outros campos. Os vendedores da aplicação principal incluem TSMC, Intel, SAMSUNG e outros fabricantes de microplaqueta famosos, este igualmente refletem a tendência da integração de empacotamento e de fabricação avançados da microplaqueta.

Finalmente, deixe-nos resumir: a finalidade de empacotamento avançado está a:

Melhore a densidade da função, encurte o comprimento da interconexão, melhore o desempenho do sistema, e reduza o consumo de potência total.

O empacotamento avançado igualmente propõe exigências novas para ferramentas de EDA. As ferramentas de EDA precisam de poder apoiar FIWLP, FOWLP, 2.5D TSV e projeto de 3D TSV, e igualmente precisam de apoiar o projeto da multi-carcaça, porque um produto têm um pino intermediário do silicone (inteposer) e as carcaças de empacotamento (carcaça) são integradas frequentemente junto, e as empresas principais de EDA lançaram novas ferramentas para apoiar o projeto e a verificação de empacotamento avançado, incluindo Synopsys, cadência, Siemens EDA (mentor) está participando ativamente.

A seguinte figura mostra um tiro de tela do projeto de pacote avançado da ferramenta de Siemens EDA XPD. O projeto inclui 3D TSV e projeto de 2.5D TSV, pino intermediário, carcaça, FlipChip, Microbump, BGA e outros elementos, que são detalhados e exatos na ferramenta de EDA.