Notícia

HOREXS é um do manfuacturer famoso do PWB da carcaça de IC em CHINA, quase do PWB está usando-se para o pacote de IC/testes, conjunto de IC.

As casas de empacotamento estão aprontando seus pacotes avançados de IC da próxima geração, pavimentando a maneira para projetos de microplaqueta novos e inovativos do sistema-nível.

Estes pacotes incluem versões novas das tecnologias 2.5D/3D, dos chiplets, do fã-para fora e mesmo do empacotamento da bolacha-escala. Um tipo dado do pacote pode incluir diversas variações. Por exemplo, os vendedores estão desenvolvendo pacotes novos do fã-para fora usando bolachas e painéis. Um está combinando o fã-para fora com as pontes do silicone.

É uma paisagem desconcertante com uma pletora de buzzwordes e de opções demais. Todavia, algumas novas tecnologias ramping acima, quando outro estiverem ainda no laboratório. Alguns nunca fá-lo-ão fora do laboratório devido às razões técnicas e do custo.

O empacotamento avançado não é novo. Por anos, a indústria tem montado dados complexos em um pacote. Em apenas um exemplo, um vendedor integrará ASIC e uma pilha da GOLE em um pacote avançado, que impulsione a largura de banda da memória nos sistemas. Geralmente, embora, estes e outros pacotes avançados são usados principalmente para o alto-fim, aplicações ameia-orientadas devendo custar.

Recentemente, embora, a indústria tem olhado empacotamento avançado como mais opção do grosso da população para projetos de microplaqueta. Tradicionalmente, para avançar um projeto, a indústria desenvolve ASIC ou uma sistema-em-um-microplaqueta (SoC). Para isto, você encolhe funções diferentes em cada nó e embala-as em um monolítico morre. Mas esta aproximação está tornando-se mais complexa e cara em cada nó. Quando alguns continuarão a seguir este trajeto, muitos estão procurando alternativas como empacotamento avançado.

O que é diferente é que os vendedores são pacotes novos e mais capazes se tornar. Em alguns casos, estes pacotes avançados imitam mesmo um SoC tradicional com mais baixos custos. Algum chama este “SoCs virtual.”

“Por muitos anos, o trajeto preliminar da indústria para a funcionalidade e o desempenho aumentados foi escamação do nó baseada na integração do SoC,” disse Eelco Bergman, diretor superior das vendas e do desenvolvimento de negócios em ASE. “Agora, com a indústria que move-se além de 16nm/14nm, nós estamos começando ver mais interesse na desagregação do dado, se é para razões do rendimento e do custo, razões funcionais da otimização, ou de reutilização do IP razões. A divisão de IC abastece a necessidade para a integração heterogênea. Contudo, um pouco do que esta integração que ocorre a nível do SoC, está sendo conduzida agora pela tecnologia de empacotamento e pela sua capacidade criar SoCs virtual fora das partes díspares de silicone.”

Entrementes, nos componentes eletrônicos de IEEE e na conferência recentes da tecnologia (ECTC), assim como outros eventos, casas de empacotamento, organizações do R&D e universidades apresentou um pântano dos papéis, fornecendo um pico da espreitadela do que é seguinte em empacotamento avançado. Incluem:

SPIL, parte de ASE, descreveu uma tecnologia do fã-para fora usando pontes do silicone. O fã-para fora é usado para integrar dados em um pacote, e as pontes fornecem as conexões de uma morrem a outra.

TSMC divulgou mais detalhes sobre sua tecnologia de integração 3D. Uma versão entrelaça-se a memória e a lógica em uma arquitetura 3D estratificado para aplicações de computação da em-memória.

GlobalFoundries apresentou um papel em 3D que empacota usando técnicas de ligamento novas. Outras fundições estão trabalhando nele, também.

O MIT e TSMC apresentaram papéis no empacotamento da bolacha-escala.

Geralmente, estes são mais tipos tradicionais do pacote. Muita destes para permitir chiplets assim chamados. Chiplets não é um tipo de empacotamento, por si mesmo. Em lugar de, são parte de uma arquitetura da multi-telha. Com chiplets, um fabricante de chips pode ter um menu de dados modulares, ou chiplets, em uma biblioteca. Os clientes podem mistura-e-fósforo os chiplets e para conectá-los que usam um esquema da interconexão do dado-à-dado. Chiplets podia residir em um tipo existente do pacote ou em uma arquitetura nova.

Fazendo fã-saídas

O empacotamento de IC é uma parte importante do processo do semicondutor. Basicamente, depois que um fabricante de chips processa uma bolacha em um fabuloso, os dados na bolacha são cortados e integrados em um pacote. Um pacote encapsula a microplaqueta, impedindo que seja danificado. Igualmente fornece conexões elétricas do dispositivo à placa.

Há uma pletora de pacote datilografa dentro o mercado e cada um é alinhado para uma aplicação específica. Uma maneira de segmentar o mercado de empacotamento é pelo tipo da interconexão, que inclui o wirebond, a aleta-microplaqueta, o empacotamento do bolacha-nível (WLP) e os vias do através-silicone (TSVs). Interconnects é usada para conectar um dado a um outro. TSVs tem as contagens as mais altas do I/O, seguidas por WLP, por aleta-microplaqueta e por wirebond.

Fig. 1: Tecnologia do pacote contra a aplicação. Fonte: ASE

Alguns 75% a 80% de pacotes de hoje são baseados na ligação do fio, que é uma tecnologia mais velha, de acordo com TechSearch. Tornado nos anos 50, um bonder do fio costura uma microplaqueta a uma outra microplaqueta ou carcaça usando fios minúsculos. A ligação do fio é usada para os pacotes baratos do legado, pacotes da meados de-escala e a memória morre empilhar.

a Aleta-microplaqueta é uma outra interconexão popular usada para um número de tipos do pacote. Na aleta-microplaqueta, um mar de colisões de cobre minúsculas é formado sobre uma microplaqueta usando o vário equipamento. O dispositivo é lançado e montado em um separado morra ou embarque. As colisões aterram nas almofadas de cobre, formando uma conexão elétrica.

WLP, entrementes, pacotes que os dados quando na bolacha-como o formato. Os dois tipos principais de pacotes de WLP são os pacotes da microplaqueta-escala (CSP) e o fã-para fora. CSP é sabido às vezes como fã-em.

Fã-em e do fã-para fora os pacotes são usados nas aplicações do consumidor, as industriais e as móveis. O fã-para fora é considerado um pacote avançado. Em um exemplo do fã-para fora, uma GOLE morre é empilhada sobre uma microplaqueta de lógica no pacote.

“O empacotamento avançado é uma série larga das tecnologias que nos permita de encolher o pacote,” disse Cliff McCold, um cientista da pesquisa em Veeco, em uma apresentação em ECTC. “(Bolacha-nível que empacota) permite-nos de fazer as conexões bidimensionais menores que redistribuem a saída do silicone morrem a uma área maior, permitindo uma densidade mais alta do I/O, uma largura de banda mais alta e um desempenho mais alto para dispositivos modernos. Uma desvantagem do empacotamento do bolacha-nível é que é mais cara do que a ligação do fio. Mas importante, permite os pacotes menores e os dispositivos menores que são críticos para dispositivos móveis modernos como smartphones.”

Geralmente, no fluxo do fã-para fora, uma bolacha é processada em um fabuloso. As microplaquetas na bolacha são cortadas e colocadas na bolacha-como a estrutura, que é enchida com um composto do molde da cola Epoxy. Isto é chamado uma bolacha reconstituída.

Então, usando a litografia e o outro equipamento, as camadas da redistribução (RDLs) são formadas dentro do composto. RDLs é as linhas ou os traços de cobre da conexão do metal que conectam eletricamente de uma parte do pacote a outra. RDLs é medido pela linha e pelo espaço, que referem a largura e o passo de um traço do metal.

Há diversos desafios com fã-para fora. Durante o fluxo, bolacha-como a estrutura é o warpage inclinado. Então, quando os dados são encaixados no composto, tendem a mover-se, causando um efeito indesejável chamado morrem deslocamento. Isto impacta o rendimento.

Em ECTC, na inovação apresentou um papel em uma tecnologia que poderia abrandar para morrer deslocamento. No descrito um método de correção da ampliação e da teta do local-por-local ajustando a posição do mandril do retículo em uma litografia deslizante. Potencialmente, a tecnologia podia corrigir erros da ampliação até +/- 400ppm, e erros da teta até +/- 1.65mrad.

Há outras edições. Umas linhas mais finas e os espaços de RDL reduzem os CD para as interconexões ou vias nas camadas. Assim no fluxo, uma ferramenta da litografia deve modelar vias menores, que apresente alguns desafios do CD.

Para endereçar estas edições, Veeco e Imec apresentaram um papel em ECTC sobre o relaxamento dos CD dos vias e a criação de vias alongados. “Esta mudança de projeto melhora significativamente a distribuição da intensidade na bolacha que a imagem aérea para através, que aumenta a janela eficaz do processo,” do McCold de Veeco disse.

Para isto, os pesquisadores usaram Veeco deslizante com uma lente que apoia 0,16 a 0,22 aberturas numéricas (NAs). Os sistemas de apoio eu-linha, gh-linha ou GHI-linha comprimentos de onda. Para este estudo, os pesquisadores usaram a eu-linha (365nm) e os 0,22 NA.

Mais fã-saídas

Todavia, o fã-para fora está ganhando o vapor. Amkor, ASE, JCET, Nepes e TSMC vendem pacotes do fã-para fora. Há umas versões diferentes do fã-para fora. Mas em todos os casos, o fã-para fora elimina a necessidade para um pino intermediário usado nas tecnologias 2.5D/3D. Em consequência, o fã-para fora é supostamente menos caro.

O fã-para fora é rachou em uma densidade e em um alto densidade de dois acampamento-padrões. Visado para telefones celulares e outros produtos, o fã-para fora da padrão-densidade incorpora menos de 500 I/Os. O fã-para fora do alto densidade tem mais de 500 I/Os.

A tecnologia original do fã-para fora é chamada disposição encaixada da bola-grade do bolacha-nível (eWLB). ASE, JCET e outro vendem pacotes do eWLB da padrão-densidade, embora este mercado seja um tanto estático.

Em um papel em ECTC, JCET e MediaTek estão respirando a vida nova no eWLB apresentando detalhes sobre uma tecnologia chamada FOMIP (pacote da inovação de MediaTek do fã-para fora). Basicamente, FOMIP parece ser um pacote mais fino do eWLB do passo em uma carcaça. O primeiro FOMIP apareceu em 2018, embora o trabalho fosse corrente desenvolver uma versão da próxima geração.

A tecnologia segue um fluxo tradicional do fã-para fora, que seja referido como um microplaqueta-primeiro processo. Igualmente usando um processo da aleta-microplaqueta, FOMIP consiste em uns 60μm morre passo da almofada e 1 camada de RDL com linhas de 5μm e espaços de 5μm.

“Acredita-se que a tecnologia de FOMIP pode mais ser aplicada a um projeto muito mais fino da almofada do dado com um nó avançado do silicone, tal como uns 40μm morre passo da almofada com projeto de 2μm/2μm LW/LS,” disse Ming-Che Hsieh, um coordenador de aplicação em JCET, em uma apresentação em ECTC. Outro contribuíram ao trabalho.

Entrementes, os vendedores continuam a desenvolver pacotes novos do fã-para fora do alto densidade. Em ECTC, por exemplo, ASE descreveu mais detalhes sobre uma microplaqueta-última versão de seu pacote híbrido do fã-para fora. Este pacote, chamado microplaqueta de Fã Para fora na carcaça (FoCoS), pode acomodar 8 dados complexos com uma contagem do I/O de <4>

ASE oferece FoCoS em um microplaqueta-primeiro processo tradicional. Em um microplaqueta-último fluxo, o RDLs é desenvolvido primeiramente, seguido pelas outras etapas do processo. O microplaqueta-primeiros e microplaqueta-último são viáveis e usados para apps diferentes. Do “os microplaqueta-últimos aumentos fã-para fora rendem, e permitem a fabricação da linha tênue RDLs; consequentemente, pode utilizar mais I/O para aplicações da parte alta,” disse Paul Yang, que trabalha no centro do R&D em ASE, em um papel. Outro contribuíram ao trabalho.

ASE igualmente descreveu algumas das edições de fabricação com microplaqueta-último fã-para fora e como endereçá-las. Como indicado, o warpage da bolacha é problemático e impacta o rendimento. Em alguns casos, a espessura e o coeficiente da expansão térmica (CTE) do portador de vidro estão entre as edições que causam o warpage.

Para ganhar uma introspecção no warpage da bolacha, ASE usou uma tecnologia da metrologia com análise de elemento finito tridimensional. ASE usou a correlação da imagem digital (DIC), que uma técnica de medição do não-contato que usasse câmeras múltiplas. DIC avalia o deslocamento e a tensão em superfícies e em mapas as coordenadas. Usando simulações e DIC, ASE pode encontrar a escala a melhor da espessura do portador e do CTE de vidro para melhorar o warpage.

Entrementes, em ECTC, SPIL, parte de ASE, apresentou um papel na tecnologia encaixada fã-Para fora da ponte (FOEB) para chiplets. Usado para pacotes da multi-microplaqueta, FOEB é menos caro do que 2.5D. “FOEB é um pacote integrado do chiplet que poderia integrar dados heterogêneos, tais como GPUs e HBMs, ou dispositivos integrados homogêneos,” disse C. Chave Chung, um pesquisador de SPIL, em uma apresentação em ECTC.

Uma ponte é uma parte minúscula de silicone que conecta um morre a outro em um pacote. O exemplo o mais notável aqui é Intel, que desenvolveu uma tecnologia da ponte do silicone chamou a ponte encaixada da interconexão do Multi-dado (EMIB).

Ao contrário de EMIB, que é uma conexão do dado-à-dado, as pontes de SPIL são encaixadas nas camadas de RDL para conectar dados. De qualquer maneira, as pontes são posicionadas como uma alternativa aos pacotes 2.5D usando pinos intermediários.

SPIL desenvolveu um veículo do teste para FEOB. O veículo integra ASIC morre e 4 dados altos da memória da largura de banda (HBM). ASIC é no meio do pacote com dois HBMs em cada lado.

Quatro pontes são encaixadas nas camadas de RDL. No total, há três camadas de RDL. Dois são 10μm/10μm para o poder e a terra, quando um for 2μm/2μm para a camada do sinal. “Este pacote do chiplet permite perto das conexões monolíticas do curto-alcance entre dados. FOEB pode ter camadas múltiplas de RDL e as pontes do silicone que têm uma linha muito mais fina/espaço para interconexões,” Chung disse.

O fã-para fora está movendo-se em outros sentidos. Em um papel em ECTC, Amkor descreveu um RDL-primeiro processo novo do fã-para fora com ligação da microplaqueta-à-bolacha. Então, em um outro papel, A*STAR descreveu um antena-em-pacote do fã-para fora para 5G.

Mover-se de 2.5D para 3D

Na parte alta, a indústria usa tradicionalmente 2.5D. Em 2.5D, os dados são empilhados sobre um pino intermediário, que incorpore TSVs. O pino intermediário atua como a ponte entre as microplaquetas e uma placa, que forneça mais I/Os e largura de banda.

Em um exemplo, um vendedor poderia incorporar FPGA ou ASIC com HBM. Em HBM, os dados da GOLE são empilhados sobre se. Por exemplo, a tecnologia a mais atrasada do HBM2E de Samsung empilha uma GOLE de 16 gigabits oito 10nm-class morre em se. Os dados são conectados usando 40.000 TSVs, permitindo velocidades de transferência de dados de 3.2Gbps.

2.5D traz a lógica mais perto da memória, permitindo mais largura de banda nos sistemas. “Tradicionalmente, o interesse (para pinos intermediários) esteve em gráficos da parte alta,” disse Walter Ng, vice-presidente do desenvolvimento de negócios em UMC. “Agora, nós estamos vendo mais interesse em soluções da empresa do desempenho. Nós igualmente estamos vendo o interesse em áreas não-tradicionais.”

Mas 2.5D é caro e relegado às aplicações da parte alta, tais como o AI, os trabalhos em rede e os servidores. Assim a indústria está procurando soluções além de 2.5D. O fã-para fora do alto densidade é uma opção. Isto tem menos I/Os do que 2.5D, embora esteja fechando a diferença.

3D-ICs apresentam uma outra opção. Um 3D-IC envolve uma arquitetura do multi-dado usando pinos intermediários ativos e/ou TSVs. A ideia é empilhar a lógica na memória ou a lógica na lógica em um pacote 3D. GlobalFoundries, Intel, Samsung, TSMC e UMC estão desenvolvendo vários formulários das tecnologias 3D.

as arquiteturas 3D podem ser integradas com chiplets. Isto é o lugar onde você dados ou chiplets do mistura-e-fósforo connosco diferentes do processo em um pacote. “Nós estamos apenas nas fases iniciais da aproximação do chiplet,” disse Ramune Nagisetty, diretor do processo e da integração do produto em Intel. “Nos próximos anos, nós vê-lo-emos expandir nos tipos 2.5D e 3D de aplicações. Nós vê-lo-emos expandir no empilhamento da lógica e da memória e na lógica e no empilhamento da lógica.”

Hoje, a indústria é desenvolvendo ou de envio os pacotes 2.5D/3D usando esquemas existentes da interconexão. Os dados são empilhados e conectado usando uma tecnologia da interconexão chamou os microbumps e as colunas de cobre. As colisões e as colunas fornecem conexões pequenas, rapidamente elétricas entre dispositivos diferentes.

Os microbumps/colunas os mais avançados são estruturas minúsculas com um passo de 40μm. Usando equipamento existente, a indústria pode escalar o passo da colisão possivelmente em ou perto de 20μm. Então, a indústria precisa uma técnica nova, a saber ligação híbrida de cobre.

Na ligação híbrida de cobre, as microplaquetas ou as bolachas são ligadas usando uma ligação do dielétrico-à-dielétrico, seguida por uma conexão do metal-à-metal. Este é um processo desafiante. Os defeitos estão entre as edições as mais grandes.

TSMC, entrementes, está trabalhando em uma tecnologia chamada Sistema na microplaqueta Integrated (SoIC). Usando a ligação híbrida, a tecnologia do SoIC de TSMC permite as arquiteturas 3D-like. “Um SoIC integrou a microplaqueta não apenas olha como (um SoC), mas comporta-se como um SoC em cada aspecto em termos de elétrico e integridade mecânica,” disse C.H. Tung, um pesquisador de TSMC.

Em ECTC, TSMC apresentou um papel em uma versão ultra-alta da densidade de SoIC. Esta versão permite o empilhamento da microplaqueta da multi-série 3D, criando o que TSMC chama Imersão-em-memória que computa (ImMC). Em um exemplo de ImMC, um dispositivo podia ter três séries. Cada série tem dados da lógica e da memória. As séries são conectadas usando a ligação híbrida.

Entrementes, GlobalFoundries igualmente está trabalhando na ligação híbrida da bolacha, permitindo arquiteturas do fino-passo 3D. Demonstrou frente a frente morre empilhar com 5.xn--passos 76m-yyc. “As pilhas futuras observarão uns passos mais finos em menos de 2μm e projetos terminais diferentes da superfície,” disse Daniel Fisher, coordenador de empacotamento principal em GlobalFoundries.

Não toda a ação está na ligação híbrida. Em ECTC, o cervejeiro Science descreveu um material de ligamento permanente com absorção da baixa umidade e estabilidade térmica alta. Os materiais são usados para aplicações avançadas da ligação da bolacha.

“No trabalho atual, um material de ligamento esparadrapo permanente novo é introduzido para MEMS, aplicações de empacotamento do circuito integrado 3D e do bolacha-nível,” disse Xiao Liu, um químico superior da pesquisa no cervejeiro Science, em uma apresentação.

No fluxo de ligamento de cervejeiro, um material é rotação-revestido em uma bolacha. A bolacha é cozida. Uma bolacha separada do portador é colocada na bolacha e curada em baixas temperaturas. As duas bolachas são ligadas então.

Mais empacotamento

Entrementes, a partida Cerebras do AI fez recentemente título quando introduziu uma tecnologia usando a integração da bolacha-escala. É um dispositivo do bolacha-nível com os mais de 1,2 transistor do trilhão.

Em ECTC, TSMC demonstrou um pacote da integração de sistemas da bolacha-escala baseado em sua tecnologia do fã-para fora, informação chamada. A tecnologia é chamada InFO_SoW (Sistema-em-bolacha). “InFO_SoW elimina o uso de uma carcaça e PWB pelo serviço como o portador próprio,” disse Shu-Rong Chun, autor principal em um papel de TSMC.

O MIT, entrementes, descreveu os módulos superconducting da multi-microplaqueta da bolacha-escala de 200mm (S-MCM). Isto é usado interconectando microplaquetas superconducting ativas múltiplas para sistemas de processamento criogênicos da próxima geração.

Conclusão

Não todas as soluções exigirão o empacotamento da bolacha-escala. Mas claramente, os clientes estão começando a olhar mais duro empacotamento avançado.

Há mais inovações do que nunca no empacotamento. O desafio é encontrar o pacote direito no melhor ponto do preço. Uma das melhores vantagens da produção da carcaça de IC é o preço, contato bem-vindo Horexs para a fabricação das placas do PWB da carcaça de IC. (o artigo é do Internet)